UAVpilot писал(а):В компе пусть лежит, при старте загрузится
UAVpilot писал(а):А тут врут?
Еще раз повторяю - нужно что бы кто-то принял с компа и влил в FPGA в понятном для нее виде, сама она с компом никак не может общаться. В приведенной Вами ссылке (методы пассивной конфигурации) написано:
Configuration Methods:
Use a processor as an external host
Use a MAX® series CPLD as an external host
Что в вольном переводе означает "Методы конфигурации: внешний контроллер или CPLD". CPLD выполняет роль ту же роль, что и контроллер - считывать из доступного источника прошивку и заливать ее в FPGA
Само название метода (пассивная конфигурация) подразумевает, что кто-то будет запихивать конфиг в ПЛИС, сама она и не почешется на этот счет
С активными методами (когда ПЛИС сама чешется насчет конфига), впрочем, тоже ситуация не лучше - для хранения конфига используются только специализированные микросхемы, с которыми ПЛИС умеет работать.
Можете мне верить, я с ними одно время плотно работал, и с CPLD и с FPGA
Плюс вопрос безопасности в коммерческом проекте: прошивку плис элементарно сдампить при ее загрузке, она льется в открытом виде
UAVpilot писал(а):А микроконтроллерам, неизвестно где купленным стало быть доверяете?
Нет, конечно... Я их покупаю там где знаю
И куда можно будет предъявить претензии в случае чего.
UAVpilot писал(а):Т.е. вы собираетесь весь код писать собственноручно, не пользуясь готовыми, неизвестно откуда скачанными библиотеками?
Неизвестно откуда скачанными - нет, не пользовался и не собираюсь
А вот известно откуда - например, от самого производителя контроллеров или из широко известных и поддерживаемых проектов - пользуюсь регулярно и с удовольствием, в том числе и USB-стеком
UAVpilot писал(а): так понимаю про свои любимые AVR вы всякие апноуты не читаете и просто находитесь в счастливом неведении относительно всяких глюков и багов в некоторых из них?
Уже не читаю, потому как слез с них несколько лет назад
UAVpilot писал(а):Кстати цикл разработки всяких МК включает в себя создание описания устройства на Verilog/HDL
Это вообще не имеет отношения к теме разговора
Хотя вынужден поправить - в FPGA грузится нечто, даже близко не напоминающее Verilog
UAVpilot писал(а):Eclipse
Терпеть его не могу, хотя это дело вкуса, не спорю
UAVpilot писал(а):Если это так сильно тормозит, то о чём тут ещё можно говорить..
Проблема не в том, что тормозит (хотя b тормозит), а в том, что это абсолютно не нужно и экономически неоправдано
