5i25 + 7i78 + 7i66
-
- Кандидат
- Сообщения: 64
- Зарегистрирован: 11 май 2015, 21:34
- Репутация: 3
- Настоящее имя: Василий
- Откуда: Лобня
- Контактная информация:
5i25 + 7i78 + 7i66
Есть комплект плат 5i25 + 7i78 + 7i66. Плата 5i25 соединена с платой 7i78 через lpt кабель. 7i78 соединена с 7i76 витой парой через распиновку в соответствии с документацией на платы.
Планируется данный комплект поставить на небольшой токарный станок (ТПК-125) по осям шаговые двигатели – управление по step/dir, шпиндель – асинхронный – управление аналоговое.
Плата 5i25 прошил прошивкой 5i25x7i78x2.bit
При создании через конфигуратор (версия 2.8) нет выбора данных дочерних плат (7i78 в частности). Только 5i25.
При просмотре сигналов через консоль
halrun
loadrt trivkins
loadrt motmod servo_period_nsec=1000000 num_joints=3
loadrt hostmot2
loadrt hm2_pci
show
нет сигналов от 7i78 и 7i66, только от 5i25
Как таковых драйверов на платы 7i66 и 7i78 в интернете не нашел.
Перерыл интернет и попробовал несколько конфигураций,
В частности:
loadrt trivkins
loadrt [EMCMOT]EMCMOT servo_period_nsec=[EMCMOT]SERVO_PERIOD num_joints=[TRAJ]AXES
loadrt hostmot2
loadrt hm2_pci config=" num_encoders=6 num_pwmgens=0 num_stepgens=0 sserial_port_0=000xxx"
но так и не смог получить сигналы с данных плат.
Помогите пожалуйста в настройке начальной конфигурации, для того, чтобы увидеть выходы/входы с сигналов плат.
Планируется данный комплект поставить на небольшой токарный станок (ТПК-125) по осям шаговые двигатели – управление по step/dir, шпиндель – асинхронный – управление аналоговое.
Плата 5i25 прошил прошивкой 5i25x7i78x2.bit
При создании через конфигуратор (версия 2.8) нет выбора данных дочерних плат (7i78 в частности). Только 5i25.
При просмотре сигналов через консоль
halrun
loadrt trivkins
loadrt motmod servo_period_nsec=1000000 num_joints=3
loadrt hostmot2
loadrt hm2_pci
show
нет сигналов от 7i78 и 7i66, только от 5i25
Как таковых драйверов на платы 7i66 и 7i78 в интернете не нашел.
Перерыл интернет и попробовал несколько конфигураций,
В частности:
loadrt trivkins
loadrt [EMCMOT]EMCMOT servo_period_nsec=[EMCMOT]SERVO_PERIOD num_joints=[TRAJ]AXES
loadrt hostmot2
loadrt hm2_pci config=" num_encoders=6 num_pwmgens=0 num_stepgens=0 sserial_port_0=000xxx"
но так и не смог получить сигналы с данных плат.
Помогите пожалуйста в настройке начальной конфигурации, для того, чтобы увидеть выходы/входы с сигналов плат.
- xenon-alien
- Почётный участник
- Сообщения: 4510
- Зарегистрирован: 01 янв 2013, 13:13
- Репутация: 920
- Настоящее имя: Daniel
- Откуда: Закарпатская обл. Украина
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Вообще-то было бы проще реализовать одной платой 7i96s (150$) токарный. (как раз комбинирую 7i96s+7i85s+7i84)
Глянув одним глазком прошивку - ничего не понял. На ЛПТ выгружает одну часть входов/выходов, а на второй разъем другую часть входов/выходов.
По этому проще узнать на форуме офф. сайта лцнц. Там и производитель может подсказать.
А питание на плату подали по ЛПТ (5i25 W1, W2 вверху; на 7i78 W1 слева)?
Фото сборки
Не любой ЛПТ кабель подойдёт, если что...
Глянув одним глазком прошивку - ничего не понял. На ЛПТ выгружает одну часть входов/выходов, а на второй разъем другую часть входов/выходов.
По этому проще узнать на форуме офф. сайта лцнц. Там и производитель может подсказать.
А питание на плату подали по ЛПТ (5i25 W1, W2 вверху; на 7i78 W1 слева)?
Фото сборки
Не любой ЛПТ кабель подойдёт, если что...
-
- Новичок
- Сообщения: 15
- Зарегистрирован: 02 мар 2023, 12:53
- Репутация: 1
- Настоящее имя: Илья
- Откуда: Москва
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Плата типа 7i78 является преобразователем сигналов, т.е. она сигналы с FPGA преобразует в нужные уровни (signal conditioning), соответственно вы ее никак не можете увидеть, поскольку это не подразумевается вообще.vko писал(а): ↑01 сен 2023, 01:02 Есть комплект плат 5i25 + 7i78 + 7i66. Плата 5i25 соединена с платой 7i78 через lpt кабель. 7i78 соединена с 7i76 витой парой через распиновку в соответствии с документацией на платы.
Планируется данный комплект поставить на небольшой токарный станок (ТПК-125) по осям шаговые двигатели – управление по step/dir, шпиндель – асинхронный – управление аналоговое.
Плата 5i25 прошил прошивкой 5i25x7i78x2.bit
Чтобы вы могли идентифицировать плату 7i66, вам необходима поддержка SmartSerial на плате 5i25. Вы пишете, что вы залили битстрим 5i25x7i78x2.bit, в этом варианте есть поддержка SmartSerial? Это можно проверить при помощи утилиты от Mesa. Посмотрите как на картинке (пример для пояснения) выводится информация о конфигурации пинов FPGA. У вас так же должна быть явно видна поддержка SSerial.
-
- Кандидат
- Сообщения: 64
- Зарегистрирован: 11 май 2015, 21:34
- Репутация: 3
- Настоящее имя: Василий
- Откуда: Лобня
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
На офф сайта лцнц пока не обращался. Этот комплект плат был под рукой. 7i96s может да, еще подойдет плата для этих целей 7i76 и конфигурируется понятнее. Но их к сожалению нет под рукой. Питание по идет по ЛПТ порту. Сам кабель взял от сборки 5i25+7i77. Сборка работала, так что грешить на него не могу. До этого прозванивал его - все было ок.xenon-alien писал(а): ↑01 сен 2023, 20:38 Вообще-то было бы проще реализовать одной платой 7i96s (150$) токарный. (как раз комбинирую 7i96s+7i85s+7i84)
Глянув одним глазком прошивку - ничего не понял. На ЛПТ выгружает одну часть входов/выходов, а на второй разъем другую часть входов/выходов.
По этому проще узнать на форуме офф. сайта лцнц. Там и производитель может подсказать.
А питание на плату подали по ЛПТ (5i25 W1, W2 вверху; на 7i78 W1 слева)?
Фото сборки
Не любой ЛПТ кабель подойдёт, если что...
-
- Кандидат
- Сообщения: 64
- Зарегистрирован: 11 май 2015, 21:34
- Репутация: 3
- Настоящее имя: Василий
- Откуда: Лобня
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
фото моей сборки 7i78 и 7i66. соединение по витой паре плюс питание 12 вольт на плате 7i66 от компьютера.
-
- Кандидат
- Сообщения: 64
- Зарегистрирован: 11 май 2015, 21:34
- Репутация: 3
- Настоящее имя: Василий
- Откуда: Лобня
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Вот что пишет:
halcmd: loadrt hostmot2
Note: Using POSIX realtime
hm2: loading Mesa HostMot2 driver version 0.15
halcmd: loadrt hm2_pci
hm2_pci: loading Mesa AnyIO HostMot2 driver version 0.7
hm2_pci: discovered 5i25 at 0000:01:00.0
hm2/hm2_5i25.0: Low Level init 0.15
hm2/hm2_5i25.0: Smart Serial Firmware Version 43
hm2/hm2_5i25.0: 34 I/O Pins used:
hm2/hm2_5i25.0: IO Pin 000 (P3-01): StepGen #0, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 001 (P3-14): StepGen #0, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 002 (P3-02): StepGen #1, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 003 (P3-15): StepGen #1, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 004 (P3-03): StepGen #2, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 005 (P3-16): StepGen #2, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 006 (P3-04): StepGen #3, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 007 (P3-17): StepGen #3, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 008 (P3-05): PWMGen #0, pin Out0 (PWM or Up) (Output)
hm2/hm2_5i25.0: IO Pin 009 (P3-06): PWMGen #0, pin Not-Enable (Output)
hm2/hm2_5i25.0: IO Pin 010 (P3-07): PWMGen #0, pin Out1 (Dir or Down) (Output)
hm2/hm2_5i25.0: IO Pin 011 (P3-08): IOPort
hm2/hm2_5i25.0: IO Pin 012 (P3-09): IOPort
hm2/hm2_5i25.0: IO Pin 013 (P3-10): IOPort
hm2/hm2_5i25.0: IO Pin 014 (P3-11): Encoder #0, pin Index (Input)
hm2/hm2_5i25.0: IO Pin 015 (P3-12): Encoder #0, pin B (Input)
hm2/hm2_5i25.0: IO Pin 016 (P3-13): Encoder #0, pin A (Input)
hm2/hm2_5i25.0: IO Pin 017 (P2-01): StepGen #4, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 018 (P2-14): StepGen #4, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 019 (P2-02): StepGen #5, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 020 (P2-15): StepGen #5, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 021 (P2-03): StepGen #6, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 022 (P2-16): StepGen #6, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 023 (P2-04): StepGen #7, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 024 (P2-17): StepGen #7, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 025 (P2-05): PWMGen #1, pin Out0 (PWM or Up) (Output)
hm2/hm2_5i25.0: IO Pin 026 (P2-06): PWMGen #1, pin Not-Enable (Output)
hm2/hm2_5i25.0: IO Pin 027 (P2-07): PWMGen #1, pin Out1 (Dir or Down) (Output)
hm2/hm2_5i25.0: IO Pin 028 (P2-08): IOPort
hm2/hm2_5i25.0: IO Pin 029 (P2-09): IOPort
hm2/hm2_5i25.0: IO Pin 030 (P2-10): IOPort
hm2/hm2_5i25.0: IO Pin 031 (P2-11): Encoder #1, pin Index (Input)
hm2/hm2_5i25.0: IO Pin 032 (P2-12): Encoder #1, pin B (Input)
hm2/hm2_5i25.0: IO Pin 033 (P2-13): Encoder #1, pin A (Input)
hm2/hm2_5i25.0: registered
hm2_5i25.0: initialized AnyIO board at 0000:01:00.0
halcmd: loadrt hostmot2
Note: Using POSIX realtime
hm2: loading Mesa HostMot2 driver version 0.15
halcmd: loadrt hm2_pci
hm2_pci: loading Mesa AnyIO HostMot2 driver version 0.7
hm2_pci: discovered 5i25 at 0000:01:00.0
hm2/hm2_5i25.0: Low Level init 0.15
hm2/hm2_5i25.0: Smart Serial Firmware Version 43
hm2/hm2_5i25.0: 34 I/O Pins used:
hm2/hm2_5i25.0: IO Pin 000 (P3-01): StepGen #0, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 001 (P3-14): StepGen #0, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 002 (P3-02): StepGen #1, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 003 (P3-15): StepGen #1, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 004 (P3-03): StepGen #2, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 005 (P3-16): StepGen #2, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 006 (P3-04): StepGen #3, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 007 (P3-17): StepGen #3, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 008 (P3-05): PWMGen #0, pin Out0 (PWM or Up) (Output)
hm2/hm2_5i25.0: IO Pin 009 (P3-06): PWMGen #0, pin Not-Enable (Output)
hm2/hm2_5i25.0: IO Pin 010 (P3-07): PWMGen #0, pin Out1 (Dir or Down) (Output)
hm2/hm2_5i25.0: IO Pin 011 (P3-08): IOPort
hm2/hm2_5i25.0: IO Pin 012 (P3-09): IOPort
hm2/hm2_5i25.0: IO Pin 013 (P3-10): IOPort
hm2/hm2_5i25.0: IO Pin 014 (P3-11): Encoder #0, pin Index (Input)
hm2/hm2_5i25.0: IO Pin 015 (P3-12): Encoder #0, pin B (Input)
hm2/hm2_5i25.0: IO Pin 016 (P3-13): Encoder #0, pin A (Input)
hm2/hm2_5i25.0: IO Pin 017 (P2-01): StepGen #4, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 018 (P2-14): StepGen #4, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 019 (P2-02): StepGen #5, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 020 (P2-15): StepGen #5, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 021 (P2-03): StepGen #6, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 022 (P2-16): StepGen #6, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 023 (P2-04): StepGen #7, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 024 (P2-17): StepGen #7, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 025 (P2-05): PWMGen #1, pin Out0 (PWM or Up) (Output)
hm2/hm2_5i25.0: IO Pin 026 (P2-06): PWMGen #1, pin Not-Enable (Output)
hm2/hm2_5i25.0: IO Pin 027 (P2-07): PWMGen #1, pin Out1 (Dir or Down) (Output)
hm2/hm2_5i25.0: IO Pin 028 (P2-08): IOPort
hm2/hm2_5i25.0: IO Pin 029 (P2-09): IOPort
hm2/hm2_5i25.0: IO Pin 030 (P2-10): IOPort
hm2/hm2_5i25.0: IO Pin 031 (P2-11): Encoder #1, pin Index (Input)
hm2/hm2_5i25.0: IO Pin 032 (P2-12): Encoder #1, pin B (Input)
hm2/hm2_5i25.0: IO Pin 033 (P2-13): Encoder #1, pin A (Input)
hm2/hm2_5i25.0: registered
hm2_5i25.0: initialized AnyIO board at 0000:01:00.0
-
- Кандидат
- Сообщения: 64
- Зарегистрирован: 11 май 2015, 21:34
- Репутация: 3
- Настоящее имя: Василий
- Откуда: Лобня
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Вот распиновку, которую показывает:
Код: Выделить всё
user@debian:~$ halcmd show | grep hm2
7 RT hm2_pci ready
7 s32 OUT 0 hm2_5i25.0.encoder.00.count
7 s32 OUT 0 hm2_5i25.0.encoder.00.count-latched
7 bit I/O FALSE hm2_5i25.0.encoder.00.index-enable
7 bit OUT FALSE hm2_5i25.0.encoder.00.input-a
7 bit OUT FALSE hm2_5i25.0.encoder.00.input-b
7 bit OUT TRUE hm2_5i25.0.encoder.00.input-index
7 bit IN FALSE hm2_5i25.0.encoder.00.latch-enable
7 bit IN FALSE hm2_5i25.0.encoder.00.latch-polarity
7 float OUT 0 hm2_5i25.0.encoder.00.position
7 float OUT 0 hm2_5i25.0.encoder.00.position-latched
7 bit OUT FALSE hm2_5i25.0.encoder.00.quad-error
7 bit IN FALSE hm2_5i25.0.encoder.00.quad-error-enable
7 s32 OUT 0 hm2_5i25.0.encoder.00.rawcounts
7 s32 OUT 0 hm2_5i25.0.encoder.00.rawlatch
7 bit IN FALSE hm2_5i25.0.encoder.00.reset
7 float OUT 0 hm2_5i25.0.encoder.00.velocity
7 float OUT 0 hm2_5i25.0.encoder.00.velocity-rpm
7 s32 OUT 0 hm2_5i25.0.encoder.01.count
7 s32 OUT 0 hm2_5i25.0.encoder.01.count-latched
7 bit I/O FALSE hm2_5i25.0.encoder.01.index-enable
7 bit OUT TRUE hm2_5i25.0.encoder.01.input-a
7 bit OUT TRUE hm2_5i25.0.encoder.01.input-b
7 bit OUT FALSE hm2_5i25.0.encoder.01.input-index
7 bit IN FALSE hm2_5i25.0.encoder.01.latch-enable
7 bit IN FALSE hm2_5i25.0.encoder.01.latch-polarity
7 float OUT 0 hm2_5i25.0.encoder.01.position
7 float OUT 0 hm2_5i25.0.encoder.01.position-latched
7 bit OUT FALSE hm2_5i25.0.encoder.01.quad-error
7 bit IN FALSE hm2_5i25.0.encoder.01.quad-error-enable
7 s32 OUT 0 hm2_5i25.0.encoder.01.rawcounts
7 s32 OUT 0 hm2_5i25.0.encoder.01.rawlatch
7 bit IN FALSE hm2_5i25.0.encoder.01.reset
7 float OUT 0 hm2_5i25.0.encoder.01.velocity
7 float OUT 0 hm2_5i25.0.encoder.01.velocity-rpm
7 bit IN FALSE hm2_5i25.0.encoder.hires-timestamp
7 u32 IN 0x00001FC8 hm2_5i25.0.encoder.sample-frequency
7 bit OUT TRUE hm2_5i25.0.gpio.000.in
7 bit OUT FALSE hm2_5i25.0.gpio.000.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.001.in
7 bit OUT FALSE hm2_5i25.0.gpio.001.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.002.in
7 bit OUT FALSE hm2_5i25.0.gpio.002.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.003.in
7 bit OUT FALSE hm2_5i25.0.gpio.003.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.004.in
7 bit OUT FALSE hm2_5i25.0.gpio.004.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.005.in
7 bit OUT FALSE hm2_5i25.0.gpio.005.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.006.in
7 bit OUT FALSE hm2_5i25.0.gpio.006.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.007.in
7 bit OUT FALSE hm2_5i25.0.gpio.007.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.008.in
7 bit OUT FALSE hm2_5i25.0.gpio.008.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.009.in
7 bit OUT FALSE hm2_5i25.0.gpio.009.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.010.in
7 bit OUT FALSE hm2_5i25.0.gpio.010.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.011.in
7 bit OUT FALSE hm2_5i25.0.gpio.011.in_not
7 bit IN FALSE hm2_5i25.0.gpio.011.out
7 bit OUT TRUE hm2_5i25.0.gpio.012.in
7 bit OUT FALSE hm2_5i25.0.gpio.012.in_not
7 bit IN FALSE hm2_5i25.0.gpio.012.out
7 bit OUT FALSE hm2_5i25.0.gpio.013.in
7 bit OUT TRUE hm2_5i25.0.gpio.013.in_not
7 bit IN FALSE hm2_5i25.0.gpio.013.out
7 bit OUT FALSE hm2_5i25.0.gpio.014.in
7 bit OUT TRUE hm2_5i25.0.gpio.014.in_not
7 bit OUT FALSE hm2_5i25.0.gpio.015.in
7 bit OUT TRUE hm2_5i25.0.gpio.015.in_not
7 bit OUT FALSE hm2_5i25.0.gpio.016.in
7 bit OUT TRUE hm2_5i25.0.gpio.016.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.017.in
7 bit OUT FALSE hm2_5i25.0.gpio.017.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.018.in
7 bit OUT FALSE hm2_5i25.0.gpio.018.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.019.in
7 bit OUT FALSE hm2_5i25.0.gpio.019.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.020.in
7 bit OUT FALSE hm2_5i25.0.gpio.020.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.021.in
7 bit OUT FALSE hm2_5i25.0.gpio.021.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.022.in
7 bit OUT FALSE hm2_5i25.0.gpio.022.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.023.in
7 bit OUT FALSE hm2_5i25.0.gpio.023.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.024.in
7 bit OUT FALSE hm2_5i25.0.gpio.024.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.025.in
7 bit OUT FALSE hm2_5i25.0.gpio.025.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.026.in
7 bit OUT FALSE hm2_5i25.0.gpio.026.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.027.in
7 bit OUT FALSE hm2_5i25.0.gpio.027.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.028.in
7 bit OUT FALSE hm2_5i25.0.gpio.028.in_not
7 bit IN FALSE hm2_5i25.0.gpio.028.out
7 bit OUT TRUE hm2_5i25.0.gpio.029.in
7 bit OUT FALSE hm2_5i25.0.gpio.029.in_not
7 bit IN FALSE hm2_5i25.0.gpio.029.out
7 bit OUT TRUE hm2_5i25.0.gpio.030.in
7 bit OUT FALSE hm2_5i25.0.gpio.030.in_not
7 bit IN FALSE hm2_5i25.0.gpio.030.out
7 bit OUT TRUE hm2_5i25.0.gpio.031.in
7 bit OUT FALSE hm2_5i25.0.gpio.031.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.032.in
7 bit OUT FALSE hm2_5i25.0.gpio.032.in_not
7 bit OUT TRUE hm2_5i25.0.gpio.033.in
7 bit OUT FALSE hm2_5i25.0.gpio.033.in_not
7 bit IN FALSE hm2_5i25.0.led.CR01
7 bit IN FALSE hm2_5i25.0.led.CR02
7 bit IN FALSE hm2_5i25.0.pwmgen.00.enable
7 float IN 0 hm2_5i25.0.pwmgen.00.value
7 bit IN FALSE hm2_5i25.0.pwmgen.01.enable
7 float IN 0 hm2_5i25.0.pwmgen.01.value
7 s32 OUT 0 hm2_5i25.0.read.time
7 s32 OUT 0 hm2_5i25.0.read_gpio.time
7 bit IN FALSE hm2_5i25.0.stepgen.00.control-type
7 s32 OUT 0 hm2_5i25.0.stepgen.00.counts
7 float OUT 0 hm2_5i25.0.stepgen.00.dbg_err_at_match
7 float OUT 0 hm2_5i25.0.stepgen.00.dbg_ff_vel
7 float OUT 0 hm2_5i25.0.stepgen.00.dbg_pos_minus_prev_cmd
7 float OUT 0 hm2_5i25.0.stepgen.00.dbg_s_to_match
7 s32 OUT 0 hm2_5i25.0.stepgen.00.dbg_step_rate
7 float OUT 0 hm2_5i25.0.stepgen.00.dbg_vel_error
7 bit IN FALSE hm2_5i25.0.stepgen.00.enable
7 float IN 0 hm2_5i25.0.stepgen.00.position-cmd
7 float OUT 0 hm2_5i25.0.stepgen.00.position-fb
7 float IN 0 hm2_5i25.0.stepgen.00.velocity-cmd
7 float OUT 0 hm2_5i25.0.stepgen.00.velocity-fb
7 bit IN FALSE hm2_5i25.0.stepgen.01.control-type
7 s32 OUT 0 hm2_5i25.0.stepgen.01.counts
7 float OUT 0 hm2_5i25.0.stepgen.01.dbg_err_at_match
7 float OUT 0 hm2_5i25.0.stepgen.01.dbg_ff_vel
7 float OUT 0 hm2_5i25.0.stepgen.01.dbg_pos_minus_prev_cmd
7 float OUT 0 hm2_5i25.0.stepgen.01.dbg_s_to_match
7 s32 OUT 0 hm2_5i25.0.stepgen.01.dbg_step_rate
7 float OUT 0 hm2_5i25.0.stepgen.01.dbg_vel_error
7 bit IN FALSE hm2_5i25.0.stepgen.01.enable
7 float IN 0 hm2_5i25.0.stepgen.01.position-cmd
7 float OUT 0 hm2_5i25.0.stepgen.01.position-fb
7 float IN 0 hm2_5i25.0.stepgen.01.velocity-cmd
7 float OUT 0 hm2_5i25.0.stepgen.01.velocity-fb
7 bit IN FALSE hm2_5i25.0.stepgen.02.control-type
7 s32 OUT 0 hm2_5i25.0.stepgen.02.counts
7 float OUT 0 hm2_5i25.0.stepgen.02.dbg_err_at_match
7 float OUT 0 hm2_5i25.0.stepgen.02.dbg_ff_vel
7 float OUT 0 hm2_5i25.0.stepgen.02.dbg_pos_minus_prev_cmd
7 float OUT 0 hm2_5i25.0.stepgen.02.dbg_s_to_match
7 s32 OUT 0 hm2_5i25.0.stepgen.02.dbg_step_rate
7 float OUT 0 hm2_5i25.0.stepgen.02.dbg_vel_error
7 bit IN FALSE hm2_5i25.0.stepgen.02.enable
7 float IN 0 hm2_5i25.0.stepgen.02.position-cmd
7 float OUT 0 hm2_5i25.0.stepgen.02.position-fb
7 float IN 0 hm2_5i25.0.stepgen.02.velocity-cmd
7 float OUT 0 hm2_5i25.0.stepgen.02.velocity-fb
7 bit IN FALSE hm2_5i25.0.stepgen.03.control-type
7 s32 OUT 0 hm2_5i25.0.stepgen.03.counts
7 float OUT 0 hm2_5i25.0.stepgen.03.dbg_err_at_match
7 float OUT 0 hm2_5i25.0.stepgen.03.dbg_ff_vel
7 float OUT 0 hm2_5i25.0.stepgen.03.dbg_pos_minus_prev_cmd
7 float OUT 0 hm2_5i25.0.stepgen.03.dbg_s_to_match
7 s32 OUT 0 hm2_5i25.0.stepgen.03.dbg_step_rate
7 float OUT 0 hm2_5i25.0.stepgen.03.dbg_vel_error
7 bit IN FALSE hm2_5i25.0.stepgen.03.enable
7 float IN 0 hm2_5i25.0.stepgen.03.position-cmd
7 float OUT 0 hm2_5i25.0.stepgen.03.position-fb
7 float IN 0 hm2_5i25.0.stepgen.03.velocity-cmd
7 float OUT 0 hm2_5i25.0.stepgen.03.velocity-fb
7 bit IN FALSE hm2_5i25.0.stepgen.04.control-type
7 s32 OUT 0 hm2_5i25.0.stepgen.04.counts
7 float OUT 0 hm2_5i25.0.stepgen.04.dbg_err_at_match
7 float OUT 0 hm2_5i25.0.stepgen.04.dbg_ff_vel
7 float OUT 0 hm2_5i25.0.stepgen.04.dbg_pos_minus_prev_cmd
7 float OUT 0 hm2_5i25.0.stepgen.04.dbg_s_to_match
7 s32 OUT 0 hm2_5i25.0.stepgen.04.dbg_step_rate
7 float OUT 0 hm2_5i25.0.stepgen.04.dbg_vel_error
7 bit IN FALSE hm2_5i25.0.stepgen.04.enable
7 float IN 0 hm2_5i25.0.stepgen.04.position-cmd
7 float OUT 0 hm2_5i25.0.stepgen.04.position-fb
7 float IN 0 hm2_5i25.0.stepgen.04.velocity-cmd
7 float OUT 0 hm2_5i25.0.stepgen.04.velocity-fb
7 bit IN FALSE hm2_5i25.0.stepgen.05.control-type
7 s32 OUT 0 hm2_5i25.0.stepgen.05.counts
7 float OUT 0 hm2_5i25.0.stepgen.05.dbg_err_at_match
7 float OUT 0 hm2_5i25.0.stepgen.05.dbg_ff_vel
7 float OUT 0 hm2_5i25.0.stepgen.05.dbg_pos_minus_prev_cmd
7 float OUT 0 hm2_5i25.0.stepgen.05.dbg_s_to_match
7 s32 OUT 0 hm2_5i25.0.stepgen.05.dbg_step_rate
7 float OUT 0 hm2_5i25.0.stepgen.05.dbg_vel_error
7 bit IN FALSE hm2_5i25.0.stepgen.05.enable
7 float IN 0 hm2_5i25.0.stepgen.05.position-cmd
7 float OUT 0 hm2_5i25.0.stepgen.05.position-fb
7 float IN 0 hm2_5i25.0.stepgen.05.velocity-cmd
7 float OUT 0 hm2_5i25.0.stepgen.05.velocity-fb
7 bit IN FALSE hm2_5i25.0.stepgen.06.control-type
7 s32 OUT 0 hm2_5i25.0.stepgen.06.counts
7 float OUT 0 hm2_5i25.0.stepgen.06.dbg_err_at_match
7 float OUT 0 hm2_5i25.0.stepgen.06.dbg_ff_vel
7 float OUT 0 hm2_5i25.0.stepgen.06.dbg_pos_minus_prev_cmd
7 float OUT 0 hm2_5i25.0.stepgen.06.dbg_s_to_match
7 s32 OUT 0 hm2_5i25.0.stepgen.06.dbg_step_rate
7 float OUT 0 hm2_5i25.0.stepgen.06.dbg_vel_error
7 bit IN FALSE hm2_5i25.0.stepgen.06.enable
7 float IN 0 hm2_5i25.0.stepgen.06.position-cmd
7 float OUT 0 hm2_5i25.0.stepgen.06.position-fb
7 float IN 0 hm2_5i25.0.stepgen.06.velocity-cmd
7 float OUT 0 hm2_5i25.0.stepgen.06.velocity-fb
7 bit IN FALSE hm2_5i25.0.stepgen.07.control-type
7 s32 OUT 0 hm2_5i25.0.stepgen.07.counts
7 float OUT 0 hm2_5i25.0.stepgen.07.dbg_err_at_match
7 float OUT 0 hm2_5i25.0.stepgen.07.dbg_ff_vel
7 float OUT 0 hm2_5i25.0.stepgen.07.dbg_pos_minus_prev_cmd
7 float OUT 0 hm2_5i25.0.stepgen.07.dbg_s_to_match
7 s32 OUT 0 hm2_5i25.0.stepgen.07.dbg_step_rate
7 float OUT 0 hm2_5i25.0.stepgen.07.dbg_vel_error
7 bit IN FALSE hm2_5i25.0.stepgen.07.enable
7 float IN 0 hm2_5i25.0.stepgen.07.position-cmd
7 float OUT 0 hm2_5i25.0.stepgen.07.position-fb
7 float IN 0 hm2_5i25.0.stepgen.07.velocity-cmd
7 float OUT 0 hm2_5i25.0.stepgen.07.velocity-fb
7 bit I/O FALSE hm2_5i25.0.watchdog.has_bit
7 s32 OUT 0 hm2_5i25.0.write.time
7 s32 OUT 0 hm2_5i25.0.write_gpio.time
7 bit RW FALSE hm2_5i25.0.encoder.00.counter-mode
7 bit RW TRUE hm2_5i25.0.encoder.00.filter
7 bit RW FALSE hm2_5i25.0.encoder.00.index-invert
7 bit RW FALSE hm2_5i25.0.encoder.00.index-mask
7 bit RW FALSE hm2_5i25.0.encoder.00.index-mask-invert
7 float RW 1 hm2_5i25.0.encoder.00.scale
7 float RW 0.5 hm2_5i25.0.encoder.00.vel-timeout
7 bit RW FALSE hm2_5i25.0.encoder.01.counter-mode
7 bit RW TRUE hm2_5i25.0.encoder.01.filter
7 bit RW FALSE hm2_5i25.0.encoder.01.index-invert
7 bit RW FALSE hm2_5i25.0.encoder.01.index-mask
7 bit RW FALSE hm2_5i25.0.encoder.01.index-mask-invert
7 float RW 1 hm2_5i25.0.encoder.01.scale
7 float RW 0.5 hm2_5i25.0.encoder.01.vel-timeout
7 bit RW FALSE hm2_5i25.0.gpio.011.invert_output
7 bit RW FALSE hm2_5i25.0.gpio.011.is_opendrain
7 bit RW FALSE hm2_5i25.0.gpio.011.is_output
7 bit RW FALSE hm2_5i25.0.gpio.012.invert_output
7 bit RW FALSE hm2_5i25.0.gpio.012.is_opendrain
7 bit RW FALSE hm2_5i25.0.gpio.012.is_output
7 bit RW FALSE hm2_5i25.0.gpio.013.invert_output
7 bit RW FALSE hm2_5i25.0.gpio.013.is_opendrain
7 bit RW FALSE hm2_5i25.0.gpio.013.is_output
7 bit RW FALSE hm2_5i25.0.gpio.028.invert_output
7 bit RW FALSE hm2_5i25.0.gpio.028.is_opendrain
7 bit RW FALSE hm2_5i25.0.gpio.028.is_output
7 bit RW FALSE hm2_5i25.0.gpio.029.invert_output
7 bit RW FALSE hm2_5i25.0.gpio.029.is_opendrain
7 bit RW FALSE hm2_5i25.0.gpio.029.is_output
7 bit RW FALSE hm2_5i25.0.gpio.030.invert_output
7 bit RW FALSE hm2_5i25.0.gpio.030.is_opendrain
7 bit RW FALSE hm2_5i25.0.gpio.030.is_output
7 bit RW FALSE hm2_5i25.0.io_error
7 bit RW FALSE hm2_5i25.0.pwmgen.00.enable.invert_output
7 bit RW FALSE hm2_5i25.0.pwmgen.00.enable.is_opendrain
7 bit RW FALSE hm2_5i25.0.pwmgen.00.offset-mode
7 bit RW FALSE hm2_5i25.0.pwmgen.00.out0.invert_output
7 bit RW FALSE hm2_5i25.0.pwmgen.00.out0.is_opendrain
7 bit RW FALSE hm2_5i25.0.pwmgen.00.out1.invert_output
7 bit RW FALSE hm2_5i25.0.pwmgen.00.out1.is_opendrain
7 s32 RW 1 hm2_5i25.0.pwmgen.00.output-type
7 float RW 1 hm2_5i25.0.pwmgen.00.scale
7 bit RW FALSE hm2_5i25.0.pwmgen.01.enable.invert_output
7 bit RW FALSE hm2_5i25.0.pwmgen.01.enable.is_opendrain
7 bit RW FALSE hm2_5i25.0.pwmgen.01.offset-mode
7 bit RW FALSE hm2_5i25.0.pwmgen.01.out0.invert_output
7 bit RW FALSE hm2_5i25.0.pwmgen.01.out0.is_opendrain
7 bit RW FALSE hm2_5i25.0.pwmgen.01.out1.invert_output
7 bit RW FALSE hm2_5i25.0.pwmgen.01.out1.is_opendrain
7 s32 RW 1 hm2_5i25.0.pwmgen.01.output-type
7 float RW 1 hm2_5i25.0.pwmgen.01.scale
7 u32 RW 0x00004E20 hm2_5i25.0.pwmgen.pdm_frequency
7 u32 RW 0x00004E20 hm2_5i25.0.pwmgen.pwm_frequency
7 s32 RW 0 hm2_5i25.0.read.tmax
7 bit RO FALSE hm2_5i25.0.read.tmax-increased
7 s32 RW 0 hm2_5i25.0.read_gpio.tmax
7 bit RO FALSE hm2_5i25.0.read_gpio.tmax-increased
7 bit RW FALSE hm2_5i25.0.stepgen.00.direction.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.00.direction.is_opendrain
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.00.dirhold
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.00.dirsetup
7 float RW 1 hm2_5i25.0.stepgen.00.maxaccel
7 float RW 0 hm2_5i25.0.stepgen.00.maxvel
7 float RW 1 hm2_5i25.0.stepgen.00.position-scale
7 bit RW FALSE hm2_5i25.0.stepgen.00.step.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.00.step.is_opendrain
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.00.step_type
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.00.steplen
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.00.stepspace
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.00.table-data-0
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.00.table-data-1
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.00.table-data-2
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.00.table-data-3
7 bit RW FALSE hm2_5i25.0.stepgen.01.direction.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.01.direction.is_opendrain
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.01.dirhold
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.01.dirsetup
7 float RW 1 hm2_5i25.0.stepgen.01.maxaccel
7 float RW 0 hm2_5i25.0.stepgen.01.maxvel
7 float RW 1 hm2_5i25.0.stepgen.01.position-scale
7 bit RW FALSE hm2_5i25.0.stepgen.01.step.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.01.step.is_opendrain
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.01.step_type
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.01.steplen
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.01.stepspace
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.01.table-data-0
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.01.table-data-1
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.01.table-data-2
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.01.table-data-3
7 bit RW FALSE hm2_5i25.0.stepgen.02.direction.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.02.direction.is_opendrain
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.02.dirhold
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.02.dirsetup
7 float RW 1 hm2_5i25.0.stepgen.02.maxaccel
7 float RW 0 hm2_5i25.0.stepgen.02.maxvel
7 float RW 1 hm2_5i25.0.stepgen.02.position-scale
7 bit RW FALSE hm2_5i25.0.stepgen.02.step.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.02.step.is_opendrain
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.02.step_type
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.02.steplen
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.02.stepspace
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.02.table-data-0
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.02.table-data-1
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.02.table-data-2
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.02.table-data-3
7 bit RW FALSE hm2_5i25.0.stepgen.03.direction.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.03.direction.is_opendrain
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.03.dirhold
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.03.dirsetup
7 float RW 1 hm2_5i25.0.stepgen.03.maxaccel
7 float RW 0 hm2_5i25.0.stepgen.03.maxvel
7 float RW 1 hm2_5i25.0.stepgen.03.position-scale
7 bit RW FALSE hm2_5i25.0.stepgen.03.step.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.03.step.is_opendrain
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.03.step_type
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.03.steplen
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.03.stepspace
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.03.table-data-0
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.03.table-data-1
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.03.table-data-2
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.03.table-data-3
7 bit RW FALSE hm2_5i25.0.stepgen.04.direction.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.04.direction.is_opendrain
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.04.dirhold
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.04.dirsetup
7 float RW 1 hm2_5i25.0.stepgen.04.maxaccel
7 float RW 0 hm2_5i25.0.stepgen.04.maxvel
7 float RW 1 hm2_5i25.0.stepgen.04.position-scale
7 bit RW FALSE hm2_5i25.0.stepgen.04.step.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.04.step.is_opendrain
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.04.step_type
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.04.steplen
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.04.stepspace
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.04.table-data-0
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.04.table-data-1
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.04.table-data-2
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.04.table-data-3
7 bit RW FALSE hm2_5i25.0.stepgen.05.direction.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.05.direction.is_opendrain
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.05.dirhold
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.05.dirsetup
7 float RW 1 hm2_5i25.0.stepgen.05.maxaccel
7 float RW 0 hm2_5i25.0.stepgen.05.maxvel
7 float RW 1 hm2_5i25.0.stepgen.05.position-scale
7 bit RW FALSE hm2_5i25.0.stepgen.05.step.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.05.step.is_opendrain
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.05.step_type
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.05.steplen
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.05.stepspace
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.05.table-data-0
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.05.table-data-1
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.05.table-data-2
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.05.table-data-3
7 bit RW FALSE hm2_5i25.0.stepgen.06.direction.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.06.direction.is_opendrain
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.06.dirhold
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.06.dirsetup
7 float RW 1 hm2_5i25.0.stepgen.06.maxaccel
7 float RW 0 hm2_5i25.0.stepgen.06.maxvel
7 float RW 1 hm2_5i25.0.stepgen.06.position-scale
7 bit RW FALSE hm2_5i25.0.stepgen.06.step.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.06.step.is_opendrain
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.06.step_type
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.06.steplen
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.06.stepspace
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.06.table-data-0
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.06.table-data-1
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.06.table-data-2
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.06.table-data-3
7 bit RW FALSE hm2_5i25.0.stepgen.07.direction.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.07.direction.is_opendrain
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.07.dirhold
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.07.dirsetup
7 float RW 1 hm2_5i25.0.stepgen.07.maxaccel
7 float RW 0 hm2_5i25.0.stepgen.07.maxvel
7 float RW 1 hm2_5i25.0.stepgen.07.position-scale
7 bit RW FALSE hm2_5i25.0.stepgen.07.step.invert_output
7 bit RW FALSE hm2_5i25.0.stepgen.07.step.is_opendrain
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.07.step_type
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.07.steplen
7 u32 RW 0x00077FE2 hm2_5i25.0.stepgen.07.stepspace
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.07.table-data-0
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.07.table-data-1
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.07.table-data-2
7 u32 RW 0x00000000 hm2_5i25.0.stepgen.07.table-data-3
7 u32 RW 0x004C4B40 hm2_5i25.0.watchdog.timeout_ns
7 s32 RW 0 hm2_5i25.0.write.tmax
7 bit RO FALSE hm2_5i25.0.write.tmax-increased
7 s32 RW 0 hm2_5i25.0.write_gpio.tmax
7 bit RO FALSE hm2_5i25.0.write_gpio.tmax-increased
hm2_5i25.0.pwmgen.00.enable.invert_output hm2_5i25.0.gpio.009.invert_output
hm2_5i25.0.pwmgen.00.enable.is_opendrain hm2_5i25.0.gpio.009.is_opendrain
hm2_5i25.0.pwmgen.00.out0.invert_output hm2_5i25.0.gpio.008.invert_output
hm2_5i25.0.pwmgen.00.out0.is_opendrain hm2_5i25.0.gpio.008.is_opendrain
hm2_5i25.0.pwmgen.00.out1.invert_output hm2_5i25.0.gpio.010.invert_output
hm2_5i25.0.pwmgen.00.out1.is_opendrain hm2_5i25.0.gpio.010.is_opendrain
hm2_5i25.0.pwmgen.01.enable.invert_output hm2_5i25.0.gpio.026.invert_output
hm2_5i25.0.pwmgen.01.enable.is_opendrain hm2_5i25.0.gpio.026.is_opendrain
hm2_5i25.0.pwmgen.01.out0.invert_output hm2_5i25.0.gpio.025.invert_output
hm2_5i25.0.pwmgen.01.out0.is_opendrain hm2_5i25.0.gpio.025.is_opendrain
hm2_5i25.0.pwmgen.01.out1.invert_output hm2_5i25.0.gpio.027.invert_output
hm2_5i25.0.pwmgen.01.out1.is_opendrain hm2_5i25.0.gpio.027.is_opendrain
hm2_5i25.0.stepgen.00.direction.invert_output hm2_5i25.0.gpio.000.invert_output
hm2_5i25.0.stepgen.00.direction.is_opendrain hm2_5i25.0.gpio.000.is_opendrain
hm2_5i25.0.stepgen.00.step.invert_output hm2_5i25.0.gpio.001.invert_output
hm2_5i25.0.stepgen.00.step.is_opendrain hm2_5i25.0.gpio.001.is_opendrain
hm2_5i25.0.stepgen.01.direction.invert_output hm2_5i25.0.gpio.002.invert_output
hm2_5i25.0.stepgen.01.direction.is_opendrain hm2_5i25.0.gpio.002.is_opendrain
hm2_5i25.0.stepgen.01.step.invert_output hm2_5i25.0.gpio.003.invert_output
hm2_5i25.0.stepgen.01.step.is_opendrain hm2_5i25.0.gpio.003.is_opendrain
hm2_5i25.0.stepgen.02.direction.invert_output hm2_5i25.0.gpio.004.invert_output
hm2_5i25.0.stepgen.02.direction.is_opendrain hm2_5i25.0.gpio.004.is_opendrain
hm2_5i25.0.stepgen.02.step.invert_output hm2_5i25.0.gpio.005.invert_output
hm2_5i25.0.stepgen.02.step.is_opendrain hm2_5i25.0.gpio.005.is_opendrain
hm2_5i25.0.stepgen.03.direction.invert_output hm2_5i25.0.gpio.006.invert_output
hm2_5i25.0.stepgen.03.direction.is_opendrain hm2_5i25.0.gpio.006.is_opendrain
hm2_5i25.0.stepgen.03.step.invert_output hm2_5i25.0.gpio.007.invert_output
hm2_5i25.0.stepgen.03.step.is_opendrain hm2_5i25.0.gpio.007.is_opendrain
hm2_5i25.0.stepgen.04.direction.invert_output hm2_5i25.0.gpio.017.invert_output
hm2_5i25.0.stepgen.04.direction.is_opendrain hm2_5i25.0.gpio.017.is_opendrain
hm2_5i25.0.stepgen.04.step.invert_output hm2_5i25.0.gpio.018.invert_output
hm2_5i25.0.stepgen.04.step.is_opendrain hm2_5i25.0.gpio.018.is_opendrain
hm2_5i25.0.stepgen.05.direction.invert_output hm2_5i25.0.gpio.019.invert_output
hm2_5i25.0.stepgen.05.direction.is_opendrain hm2_5i25.0.gpio.019.is_opendrain
hm2_5i25.0.stepgen.05.step.invert_output hm2_5i25.0.gpio.020.invert_output
hm2_5i25.0.stepgen.05.step.is_opendrain hm2_5i25.0.gpio.020.is_opendrain
hm2_5i25.0.stepgen.06.direction.invert_output hm2_5i25.0.gpio.021.invert_output
hm2_5i25.0.stepgen.06.direction.is_opendrain hm2_5i25.0.gpio.021.is_opendrain
hm2_5i25.0.stepgen.06.step.invert_output hm2_5i25.0.gpio.022.invert_output
hm2_5i25.0.stepgen.06.step.is_opendrain hm2_5i25.0.gpio.022.is_opendrain
hm2_5i25.0.stepgen.07.direction.invert_output hm2_5i25.0.gpio.023.invert_output
hm2_5i25.0.stepgen.07.direction.is_opendrain hm2_5i25.0.gpio.023.is_opendrain
hm2_5i25.0.stepgen.07.step.invert_output hm2_5i25.0.gpio.024.invert_output
hm2_5i25.0.stepgen.07.step.is_opendrain hm2_5i25.0.gpio.024.is_opendrain
00007 7f9e5825c8b5 5634402d07d0 YES 0 hm2_5i25.0.read
00007 7f9e5825c606 5634402d07d0 YES 0 hm2_5i25.0.read_gpio
00007 7f9e5825c709 5634402d07d0 YES 0 hm2_5i25.0.write
00007 7f9e5825c6d4 5634402d07d0 YES 0 hm2_5i25.0.write_gpio
user@debian:~$
- xenon-alien
- Почётный участник
- Сообщения: 4510
- Зарегистрирован: 01 янв 2013, 13:13
- Репутация: 920
- Настоящее имя: Daniel
- Откуда: Закарпатская обл. Украина
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Диоды светятся на платах? А то на фото как бы всё выключено.
Не правильно! (если я верно цвета расшифровал)
Я тоже не раз косячу из-за того, что у них разъемы нумеруются снизу-вверх.
-
- Новичок
- Сообщения: 15
- Зарегистрирован: 02 мар 2023, 12:53
- Репутация: 1
- Настоящее имя: Илья
- Откуда: Москва
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Вы ранее писали, чтоvko писал(а): ↑06 сен 2023, 18:23 Вот что пишет:
halcmd: loadrt hostmot2
Note: Using POSIX realtime
hm2: loading Mesa HostMot2 driver version 0.15
halcmd: loadrt hm2_pci
hm2_pci: loading Mesa AnyIO HostMot2 driver version 0.7
hm2_pci: discovered 5i25 at 0000:01:00.0
hm2/hm2_5i25.0: Low Level init 0.15
hm2/hm2_5i25.0: Smart Serial Firmware Version 43
hm2/hm2_5i25.0: 34 I/O Pins used:
hm2/hm2_5i25.0: IO Pin 000 (P3-01): StepGen #0, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 001 (P3-14): StepGen #0, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 002 (P3-02): StepGen #1, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 003 (P3-15): StepGen #1, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 004 (P3-03): StepGen #2, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 005 (P3-16): StepGen #2, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 006 (P3-04): StepGen #3, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 007 (P3-17): StepGen #3, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 008 (P3-05): PWMGen #0, pin Out0 (PWM or Up) (Output)
hm2/hm2_5i25.0: IO Pin 009 (P3-06): PWMGen #0, pin Not-Enable (Output)
hm2/hm2_5i25.0: IO Pin 010 (P3-07): PWMGen #0, pin Out1 (Dir or Down) (Output)
hm2/hm2_5i25.0: IO Pin 011 (P3-08): IOPort
hm2/hm2_5i25.0: IO Pin 012 (P3-09): IOPort
hm2/hm2_5i25.0: IO Pin 013 (P3-10): IOPort
hm2/hm2_5i25.0: IO Pin 014 (P3-11): Encoder #0, pin Index (Input)
hm2/hm2_5i25.0: IO Pin 015 (P3-12): Encoder #0, pin B (Input)
hm2/hm2_5i25.0: IO Pin 016 (P3-13): Encoder #0, pin A (Input)
hm2/hm2_5i25.0: IO Pin 017 (P2-01): StepGen #4, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 018 (P2-14): StepGen #4, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 019 (P2-02): StepGen #5, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 020 (P2-15): StepGen #5, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 021 (P2-03): StepGen #6, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 022 (P2-16): StepGen #6, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 023 (P2-04): StepGen #7, pin Direction (Output)
hm2/hm2_5i25.0: IO Pin 024 (P2-17): StepGen #7, pin Step (Output)
hm2/hm2_5i25.0: IO Pin 025 (P2-05): PWMGen #1, pin Out0 (PWM or Up) (Output)
hm2/hm2_5i25.0: IO Pin 026 (P2-06): PWMGen #1, pin Not-Enable (Output)
hm2/hm2_5i25.0: IO Pin 027 (P2-07): PWMGen #1, pin Out1 (Dir or Down) (Output)
hm2/hm2_5i25.0: IO Pin 028 (P2-08): IOPort
hm2/hm2_5i25.0: IO Pin 029 (P2-09): IOPort
hm2/hm2_5i25.0: IO Pin 030 (P2-10): IOPort
hm2/hm2_5i25.0: IO Pin 031 (P2-11): Encoder #1, pin Index (Input)
hm2/hm2_5i25.0: IO Pin 032 (P2-12): Encoder #1, pin B (Input)
hm2/hm2_5i25.0: IO Pin 033 (P2-13): Encoder #1, pin A (Input)
hm2/hm2_5i25.0: registered
hm2_5i25.0: initialized AnyIO board at 0000:01:00.0
Вот описание этого битстрима из архива с ПО для платы с сайта Меза. Вроде бы, совпадают сигналы RS-422
Код: Выделить всё
Configuration pin-out:
IO Connections for P3
Pin# I/O Pri. func Sec. func Chan Pin func Pin Dir
1 0 IOPort StepGen 0 Dir (Out)
14 1 IOPort StepGen 0 Step (Out)
2 2 IOPort StepGen 1 Dir (Out)
15 3 IOPort StepGen 1 Step (Out)
3 4 IOPort StepGen 2 Dir (Out)
16 5 IOPort StepGen 2 Step (Out)
4 6 IOPort StepGen 3 Dir (Out)
17 7 IOPort StepGen 3 Step (Out)
5 8 IOPort PWMGen 0 PWM (Out)
6 9 IOPort PWMGen 0 /Enable (Out)
7 10 IOPort PWMGen 0 Dir (Out)
8 11 IOPort SSerial 0 TXData1 (Out)
9 12 IOPort SSerial 0 TXEn1 (Out)
10 13 IOPort SSerial 0 RXData1 (In)
11 14 IOPort QCount 0 Quad-IDX (In)
12 15 IOPort QCount 0 Quad-B (In)
13 16 IOPort QCount 0 Quad-A (In)
IO Connections for P2
Pin# I/O Pri. func Sec. func Chan Pin func Pin Dir
1 17 IOPort StepGen 4 Dir (Out)
14 18 IOPort StepGen 4 Step (Out)
2 19 IOPort StepGen 5 Dir (Out)
15 20 IOPort StepGen 5 Step (Out)
3 21 IOPort StepGen 6 Dir (Out)
16 22 IOPort StepGen 6 Step (Out)
4 23 IOPort StepGen 7 Dir (Out)
17 24 IOPort StepGen 7 Step (Out)
5 25 IOPort PWMGen 1 PWM (Out)
6 26 IOPort PWMGen 1 /Enable (Out)
7 27 IOPort PWMGen 1 Dir (Out)
8 28 IOPort SSerial 0 TXData2 (Out)
9 29 IOPort SSerial 0 TXEn2 (Out)
10 30 IOPort SSerial 0 RXData2 (In)
11 31 IOPort QCount 1 Quad-IDX (In)
12 32 IOPort QCount 1 Quad-B (In)
13 33 IOPort QCount 1 Quad-A (In)
Я бы вам порекомендовал составить таблицу коммутаций, какой сигнал куда идет. Вам станет понятно что куда идет и кому-то, кто захочет помочь, будет легче ориентироваться. В экселе это можно сделать на раз два.
Вот раскладка контактов из описания разъемов платы 7i78
Код: Выделить всё
ТВ2 CONNECTOR PINOUT
TB2 PIN SIGNAL TB2 PIN SIGNAL
1 ENCA+ 13 RS-422 TX-
2 ENCA- 14 +5VP
3 GND 15 NC
4 ENCB+ 16 NC
5 ENCB- 17 SPINDLE-
6 +5VP 18 SPINDLE OUT
7 IDX+ 19 SPINDLE+
8 IDX- 20 NC
9 GND 21 SPINDLE ENA-
10 RS-422 RX+ 22 SPINDLE ENA+
11 RS-422 RX- 23 SPINDLE DIR-
12 RS-422 TX+ 24 SPINDLE DIR+
Вот еще с того же файла. Каким образом предлагается использовать готовый патч-корд.
Код: Выделить всё
7I78 SIGNAL DIRECTION CAT5 PINS CAT5 568B COLOR
GND FROM 7I78 4,5 BLUE / WHITE
RX+ TO 7I78 6 GREEN
RX- TO 7I78 3 GREEN / WHITE
TX+ FROM 7I78 2 ORANGE
TX- FROM 7I78 1 ORANGE / WHITE
+5V FROM 7I78 7,8 BROWN / WHITE
-
- Кандидат
- Сообщения: 64
- Зарегистрирован: 11 май 2015, 21:34
- Репутация: 3
- Настоящее имя: Василий
- Откуда: Лобня
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Да диоды на плате светятся. Просто фоткал при выключенном компьютере. Подключение проверил еще раз. Все по идее правильно. Проверял по таблице, которую по совету коллеги сделал.xenon-alien писал(а): ↑06 сен 2023, 20:06Диоды светятся на платах? А то на фото как бы всё выключено.Не правильно! (если я верно цвета расшифровал)
Я тоже не раз косячу из-за того, что у них разъемы нумеруются снизу-вверх.
-
- Новичок
- Сообщения: 15
- Зарегистрирован: 02 мар 2023, 12:53
- Репутация: 1
- Настоящее имя: Илья
- Откуда: Москва
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Если с подключением нет проблем, то далее я бы рекомендовал проверить ввод/вывод сигналов с плат при помощи PyVCP. После создания своего комплекта файлов у вас будет набор для тестирования интерфейсов в случае сомнений по поводу железа.
В аттаче архив, поглядите, там не сложно. Я делал для проверки плат подключаемых через Ethernet, файлы etcomb-testpanel.xml, pyvcp-etcomb-1.hal - это для PyVCP. В файле commands.txt пример как это дело применять.
Будут вопросы - спрашивайте, постараюсь ответить.
После этого, как удостоверитесь, что все в порядке с интерфейсами, можно попробовать настраивать станок.
В аттаче архив, поглядите, там не сложно. Я делал для проверки плат подключаемых через Ethernet, файлы etcomb-testpanel.xml, pyvcp-etcomb-1.hal - это для PyVCP. В файле commands.txt пример как это дело применять.
Будут вопросы - спрашивайте, постараюсь ответить.
После этого, как удостоверитесь, что все в порядке с интерфейсами, можно попробовать настраивать станок.
- xenon-alien
- Почётный участник
- Сообщения: 4510
- Зарегистрирован: 01 янв 2013, 13:13
- Репутация: 920
- Настоящее имя: Daniel
- Откуда: Закарпатская обл. Украина
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Вообще-то есть мануал по карте... (после синего идет зелёный) RX - прием данных
TX - передача данных
RX <- TX
TX -> RX
Вы подключили приемник приемнику, а передачу к передатчику. (т.е. вы говорите не человеку в ухо, а в рот, и слушаете не рот, а ухо)
Последний раз редактировалось xenon-alien 09 сен 2023, 13:05, всего редактировалось 3 раза.
-
- Новичок
- Сообщения: 15
- Зарегистрирован: 02 мар 2023, 12:53
- Репутация: 1
- Настоящее имя: Илья
- Откуда: Москва
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Вы сможете показать разъем TB3 на этой плате ? Просто любопытно.xenon-alien писал(а): ↑09 сен 2023, 11:45Вообще-то есть мануал по карте... (после синего идет зелёный)
RX - прием данных
TX - отправка данных
RX -> TX
TX -> RX
Вы подключили приемник приемнику, а передачу к передатчику. (т.е. вы говорите не человеку в ухо, а в рот, и слушаете не рот, а ухо)
7i78.jpg
Если посмотреть по коммутациям, то таблица в пдф файле соответствует подключению в руководстве к этой плате.
- xenon-alien
- Почётный участник
- Сообщения: 4510
- Зарегистрирован: 01 янв 2013, 13:13
- Репутация: 920
- Настоящее имя: Daniel
- Откуда: Закарпатская обл. Украина
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
А читать что написано в описании сложно? Ничего из вон исходящего - не исправили полностью документацию.
Но факт, остается фактом
RX <- -> RX
TX -> <-TX
ЭТО НЕ ВЕРНО!!!
Вот для особо одарённых они написали, из другого мануала - 7i96s
-
- Новичок
- Сообщения: 15
- Зарегистрирован: 02 мар 2023, 12:53
- Репутация: 1
- Настоящее имя: Илья
- Откуда: Москва
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Да. Это RS-422 и такое подключение работать не будет.
С толку сбивает патч-корд, поскольку в современном сетевом оборудовании crossover патчкорды делать не надо, оборудование умеет с этим работать. А вот RS422 так не умеет, надо делать crossover.
Вот как будет выглядеть таблица коммутации.
С толку сбивает патч-корд, поскольку в современном сетевом оборудовании crossover патчкорды делать не надо, оборудование умеет с этим работать. А вот RS422 так не умеет, надо делать crossover.
Вот как будет выглядеть таблица коммутации.
-
- Новичок
- Сообщения: 15
- Зарегистрирован: 02 мар 2023, 12:53
- Репутация: 1
- Настоящее имя: Илья
- Откуда: Москва
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Расслабьтесь, в данном случае доказывать с пеной у рта никому ничего не надо.xenon-alien писал(а): ↑09 сен 2023, 12:16А читать что написано в описании сложно? Ничего из вон исходящего - не исправили полностью документацию.Но факт, остается фактом
RX <- -> RX
TX -> <-TX
ЭТО НЕ ВЕРНО!!!
Вот для особо одарённых они написали, из другого мануала - 7i96s
7i96s_RS-422.jpg
Все хорошо. Только вот даже относительно их документации почему-то RX- приходит на TX+.
Так что можно сказать, что PCW по-раздолбайски подходит к составлению документации.
- xenon-alien
- Почётный участник
- Сообщения: 4510
- Зарегистрирован: 01 янв 2013, 13:13
- Репутация: 920
- Настоящее имя: Daniel
- Откуда: Закарпатская обл. Украина
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Чего путать подобным человека. (было бы RJ-45 подключение с обоих сторон, то да) Используется лишь один конец кабеля.
Есть цветовая "схема" eia/tia-568bи на этом всё! Сопоставляем.
7i78 ---- 7i66
RX+ <- TX+
RX- <- TX-
TX+ -> RX+
TX- -> RX+
Все сомнительные данные документации можно переспросить.xenon-alien писал(а): ↑ По этому проще узнать на форуме офф. сайта лцнц. Там и производитель может подсказать.
А если там написано какой выход/вход за что отвечает, то в чём сложность сопоставить? (даже если не совпадает - видимо в разное время делалось, или опечатка)
Смысл мне что-то доказывать? У каждого своя голова на шее. Я могу лишь направить. А что делать с этой информацией дальше, пускай решают.
Говоришь человеку, что не верно подключено, но всё равно он за своё, что всё ОК.
Лично я тоже не присмотрелся, что куда приходит, но это ведь и не мне нужно, правда?
Некоторые даже не знают, что такое RX и TX и за что отвечают. И почему с + и - они бывают.
-
- Новичок
- Сообщения: 15
- Зарегистрирован: 02 мар 2023, 12:53
- Репутация: 1
- Настоящее имя: Илья
- Откуда: Москва
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Не знаю какой в чем для вас смысл. Просто по факту вы написали много, объясняя почему и отчего.
Написали бы таблицу коммутации и весь вопрос исчерпан.
Но, вам не надо..
Написали бы таблицу коммутации и весь вопрос исчерпан.
Но, вам не надо..
- xenon-alien
- Почётный участник
- Сообщения: 4510
- Зарегистрирован: 01 янв 2013, 13:13
- Репутация: 920
- Настоящее имя: Daniel
- Откуда: Закарпатская обл. Украина
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Если у вас дофига свободного времени решать чужие проблемы это ваше дело.
Я могу дать направление, что бы человек пошевелил мозгами и понял в чём проблема и уже обращался с конкретным вопросом и по адресу. Если для него это сложно. То такому человеку лучше не лезть в эти дебри и нанять специалиста.
Я тоже не всё-ведающий, по этому тоже обращаюсь за помощью. И проще на офф. сайте ЛЦНЦ и у производителя. Он уже не одну прошивку мне написал, по просьбе под мои задачи. (и не мне одному) А так же с настройками аналога с управлением ±10в шпинделя и прочего. Я тоже не всегда знаю, что и где искать. По этому спрашиваю знатоков.
-
- Новичок
- Сообщения: 15
- Зарегистрирован: 02 мар 2023, 12:53
- Репутация: 1
- Настоящее имя: Илья
- Откуда: Москва
- Контактная информация:
Re: 5i25 + 7i78 + 7i66
Ваша позиция понятна.
Вы все доказали, все обосновали. Только толку от этого, если спрашивают о помощи?
У меня есть желание и время разобраться в этом и попутно помочь спрашивающему о помощи. Я нарисовал таблицу коммутации, теперь по ней легко соединить. Хотя, вопрос с полярностью так и остается открытым, но это уже к создателю документации.
Мне, например, не доводилось работать с платами SmartSerial, поэтому мне интересно было посмотреть, много времени не заняло.
Если у вас нет времени и желания решать чужие проблемы, зачем в это лезть вообще ?
Мне лично вот это не понятно. Если нет желания решать чужие проблемы - пройдите молча мимо, нет, надо много написать, обозначить что-то, доказать. И для этого потратить свое драгоценное время. Какие-то взаимоисключающие вещи.
И я еще раз вам пишу, не надо мне ничего доказывать. Мне это абсолютно все равно.
Вы все доказали, все обосновали. Только толку от этого, если спрашивают о помощи?
У меня есть желание и время разобраться в этом и попутно помочь спрашивающему о помощи. Я нарисовал таблицу коммутации, теперь по ней легко соединить. Хотя, вопрос с полярностью так и остается открытым, но это уже к создателю документации.
Мне, например, не доводилось работать с платами SmartSerial, поэтому мне интересно было посмотреть, много времени не заняло.
Если у вас нет времени и желания решать чужие проблемы, зачем в это лезть вообще ?
Мне лично вот это не понятно. Если нет желания решать чужие проблемы - пройдите молча мимо, нет, надо много написать, обозначить что-то, доказать. И для этого потратить свое драгоценное время. Какие-то взаимоисключающие вещи.
И я еще раз вам пишу, не надо мне ничего доказывать. Мне это абсолютно все равно.