KKonnect протокол обмена с KFLOP.
Добавлено: 15 дек 2016, 10:23
Понадобилось подключить IO module MPG Siemens (Chiron 25FZ) к KFLOP. Протокол, который попадается в интернете, к сожалению ошибочный и Том почему то об этом умолчал, поэтому верный решил продублировать тут, может кому пригодится.
Каналы на осциллограмме:
1. CLKIN (pin 15).
2. STARTIN (pin 16).
3. DB0 (pin 5).
4. DB1 (pin 6).
Стрелками показаны:
Красный - захват адреса по спадающему фронту STARTIN.
Коричневый - захват выходных значений по спадающему фронту CLKIN (8х2 = 16 выходов).
Зеленый - установка на линии входных данных по нарастающему фронту CLK и на период высокого уровня CLK, при низком все линии должны быть отпущены( 8x4 = 32 входа + 8 бит проверки). Значение пятой группы входов всегда - 0xA5, для контроля связи KFLOP. Входные значения инвертированы (на линии - 0, значит в KFLOP - 1).
Осциллограмма не поместившихся еще двух входов и такого же входа контрольного значения полностью соответствует первым двум тактам.
В адресации по факту участвуют младшие 4 бита, старшие всегда в 1. Адрес 0 платы - 0xFF, 1 - 0xFE и т.д.
По итогу, как положено работает 192 входа и 64 выхода.
На микроконтроллере собирать подобный переходник нет смысла, так это будет уже полноценный DSP с частотами 200+ и стоимость приблизиться к покупке четырех KKonnectов, а вот на FPGA вполне рабочий и относительно дешевый вариант. Заказчик в итоге выбрал вообще 3 метод, но пост о рабочем протоколе.
Каналы на осциллограмме:
1. CLKIN (pin 15).
2. STARTIN (pin 16).
3. DB0 (pin 5).
4. DB1 (pin 6).
Стрелками показаны:
Красный - захват адреса по спадающему фронту STARTIN.
Коричневый - захват выходных значений по спадающему фронту CLKIN (8х2 = 16 выходов).
Зеленый - установка на линии входных данных по нарастающему фронту CLK и на период высокого уровня CLK, при низком все линии должны быть отпущены( 8x4 = 32 входа + 8 бит проверки). Значение пятой группы входов всегда - 0xA5, для контроля связи KFLOP. Входные значения инвертированы (на линии - 0, значит в KFLOP - 1).
Осциллограмма не поместившихся еще двух входов и такого же входа контрольного значения полностью соответствует первым двум тактам.
В адресации по факту участвуют младшие 4 бита, старшие всегда в 1. Адрес 0 платы - 0xFF, 1 - 0xFE и т.д.
По итогу, как положено работает 192 входа и 64 выхода.
На микроконтроллере собирать подобный переходник нет смысла, так это будет уже полноценный DSP с частотами 200+ и стоимость приблизиться к покупке четырех KKonnectов, а вот на FPGA вполне рабочий и относительно дешевый вариант. Заказчик в итоге выбрал вообще 3 метод, но пост о рабочем протоколе.